MODUL III





1. Tujuan [Kembali]
 
  • Merangkai dan Menguji operasi logika dari counter asyncron dan counter syncronous. 
  • Merangkai dan Menguji aplikasi dari sebuah Counter
2. Alat dan Bahan [Kembali]
       
1. Gambar module







2. kabel jumper




3. Dasar Teori [Kembali]
      Counter  adalah  sebuah  rangkaian  sekuensial  yang  mengeluarkan  urutan statestate tertentu, yang merupakan aplikasi dari pulsa-pulsa inputnya. Pulsa input dapat berupa pulsa clock atau pulsa yang dibangkitkan oleh sumber eksternal dan muncul pada interval waktu tertentu. Counter banyak digunakan pada peralatan yang berhubungan  dengan  teknologi  digital,  biasanya  untuk menghitung  jumlah kemunculan  sebuah  o kejadian/event  atau  untuk menghitung  pembangkit  waktu. Counter yang mengeluarkan urutan biner dinamakan Biner Counter. Sebuah n-bit binary counter terdiri dari n buah flip-flop, dapat menghitung dari 0 sampai 2n - 1 . Counter secara umum diklasifikasikan atas counter asyncron dan counter syncronous.   

    a. Counter Asyncronous   
        Counter  Asyncronous  disebut  juga Ripple Through  Counter  atau Counter Serial (Serial Counter), karena output masing-masing flip-flop yang digunakan akan bergulingan (berubah kondisi dan “0” ke “1”) dan sebaliknya secara berurutan atau langkah demi langkah, hal ini disebabkan karena hanya flipflop  yang  paling  ujung  saja  yang  dikendalikan  oleh  sinyal  clock, sedangkan sinyal clock untuk flip-flop lainnya diambilkan dan masing-masing flip-flop sebelumnya.

     
                        Gambar 3.3 Rangkaian Counter Asyncronous
                 
    b. Counter Syncronous   
    Counter syncronous disebut sebagai Counter parallel, output flipflop yang digunakan bergulingan secara serempak. Hal ini disebabkan karena masing-masing flip- flop tersebut dikendalikan secara serempak oleh sinyal clock.

     
                               Gambar 3.4 Rangkaian Counter Syncronous





Komentar

Postingan populer dari blog ini

MODUL 1 PRAKTIKUM up&uc

HPF +20dB/dec

TUGAS BESAR SISDIG