Laporan Akhir 1 MODUL II
Laporan Akhir 1
(Percobaan 1)
2. Alat dan Bahan
[Kembali]
PERCOBAAN 1
Pada rangkaian ini, terdapat D Flip-flop dan JK flip-flop, pada masing-masing terdapat S dan R, S berfungsi untuk mengubah output Q menjadi 1, sedangkan jika R aktif dan S tidak, maka akan mengubah Q menjadi 0.
Jika ke duanya sama-sama aktif S-R, maka outputnya akan sama-sama 1, dan ini merupakan kondisi terlarang. Untuk mengubah nilai Q dengan sinyal clock, maka kita perlu menjadikan R-S ke 0, lalu kita jadikan input switch pada Q sesuai dengan output yang kita inginkan, selanjutnya kita melakukan trigger pada clock untuk mendapatkan perubahan nilai.
Selanjutnya pada JK flip-flop, memiliki prinsip yang hampir sama dengan D flip-flop tadi. J dan K sebagai inputan kondisionalnya, dan clock sebagai trigger.
5. Video Rangkaian
[Kembali]
6. Analisa
[Kembali]
Analisa output yang terjadi pada JK dan D flip flop pada Setiap Kondisi
- pada percobaan 1 kami menggunakan JK flip flop dan D flip flop dengan gerbang NOT pada inputan R-S nya, maka sesuai pada jurna ketika inputan R/S hidup maka akan mempengaruhi output yang dihasilkan karena sesuai teori jika inputan S bernilai 1 maka output Q = 1, namun jika output R bernilai 1 maka Q' = 1
input J,K, dan D juga mempengaruhi nilai output yang dihasilkan ketika inputan R dan S sama sama 1 maka beberapa inputan akan menghasilkan output sebagai berikut: J(1) = Q(1), K(1) = Q'(1), D(1) = Q(1), tetapi jika kedua inputan J dan K pada JK flip flop hidup, maka flip flop berada pada kondisi toggle (output selalu berubah ketika ditrigger oleh sinyal clock)
7. Link Download
[Kembali]
Download JK flip flop [klik disini]
Komentar
Posting Komentar